CLIPPEDIMAGE= JP404107877A

PAT-NO: JP404107877A

DOCUMENT-IDENTIFIER: JP 04107877 A

TITLE: SEMICONDUCTOR DEVICE AND ITS PRODUCTION

PUBN-DATE: April 9, 1992

INVENTOR-INFORMATION:

NAME

YAMANISHI, YUJI

TANIDA, HIROSHI

YAMAGUCHI, SEIKI

KAWASAKI, HIDEO

SHINDO, HIROYUKI

UNO, TOSHIHIKO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRON CORP

APPL-NO: JP02225797

APPL-DATE: August 27, 1990

INT-CL_(IPC): H01L029/784

US-CL-CURRENT: 257/409

ABSTRACT:

PURPOSE: To reduce chip size by providing a second

conductivity type extended

drain area which contacts with a drain contact

area, providing a first

conductivity type area which is biased reversely to

the extended drain area in

the extended drain area and permitting the surface of a semiconductor substrate

between the extended drain area and a source area

to be a channel area so as to

provide a gate electrode on the channel area through a gate oxide film.

CONSTITUTION: Boron is ion-implanted in an extended

05/22/2002, EAST Version: 1.03.0002

N/A

drain area 11, some heat processing is performed, then, the surface of a semiconductor substrate 15 is thermally oxidized. Thus, the segregation coefficients of the boron in a silicon oxide film 8 and the boron in silicon are differentiated. Thus, the boron density at the surface of the substrate 15 is reduced to be N-type and a P-type area is buried in the extended drain area 11. The P-type area 10 is biased reversely to the drain area 11 and depletion layers are spread between the extended drain area 11 and the semiconductor substrate 15 and between the P-type area 10 in the extended drain area 11 and the extended drain area 11. Therefore, the on-resistance between the drain sources becomes smaller than the MOSFET of the conventional structure.

COPYRIGHT: (C) 1992, JPO&Japio

⑩ 日本国特許庁(JP)

⑩特許出願公開

® 公開特許公報(A) 平4-107877

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)4月9日

H 01 L 29/784

8422-4M H 01 L 29/78

301 X

審査請求 未請求 請求項の数 2 (全3頁)

会発明の名称

半導体装置及びその製造方法

②特 願 平2-225797

20出 願 平 2 (1990) 8 月 27 日

@発	明	者	山	西	雄	司	大阪府門真市大字門真1006番地	松下電子工業株式社内
@発	明	者	谷	Œ	l	宏	大阪府門真市大字門真1006番地	松下電子工業株式社内
@発	明	者	川		誠	毅	大阪府門真市大字門真1006番地	松下電子工業株式社内
@発	明	者	Ш	崎	英	夫	大阪府門真市大字門真1006番地	松下電子工業株式社内
@発	明	者	進	藤	裕	之	大阪府門真市大字門真1006番地	松下電子工業株式社内
@発	明	者	宇	野	利	彦	大阪府門真市大字門真1006番地	松下電子工業株式社内
②出	願	人	松下	電子	工業株式会	会社	大阪府門真市大字門真1006番地	
@代	理	人	弁理	土	小鍜冶	明	外2名	

明细杏

1、発明の名称

半導体装置及びその製造方法

- 2、特許請求の範囲
- (1) 第1専電型半導体基板に設けた第2導電型のソース領域とドレインタクト領域との間に型といるが、上記ドレインの領域に接ているが、上記・アンの領域を設け、上記・アンの領域と対し、正の域を設け、延長・アンの領域として、正の域はの半導体基板表面をチャネル領域としてゲート電極を設けた半導体装置。
- (2) 請求項 1 記載の半導体装置を N チャネル M O S F E T とし、 N型延長ドレイン領域内に、このドレイン領域と逆パイアスされた第 1 導電型領域としての P 型領域を形成する場合、延長ドレイン領域を形成してから、 P 型領域を形成するためのボロンイオン注入を行い、その後、 表面をおおうシリコン酸化膜を形成し、 P 型領域表面の設

度を低下させて延長ドレイン領域表面の濃度より も低くし、P型領域を延長ドレイン領域内にとじ こめるようにした半導体装置の製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体装置とその製造方法に関し、特にドレインーソース間の降伏電圧を高くする必要があるMOSFETとして利用できるものである。

従来の技術

第2図に従来の高耐圧模型MOSFETの断面を示す。ドレイン20-ソース23間の保御を高くするため、半導体差板25内に不純をでの低い延長ドレイン領域21を形成し、よ場合にフローソース23間が逆バイアスかれたらになってで変している。なお、図中、16はドレイン電極、19はゲート電極、22はアンテパンチスルー領域、24は基板コンタクト領域である。

発明が解決しようとする課題

課題を解決するための手段

上記の問題点を解決するため、本発明では、第1 導電型半導体基板に設けた第2導電型のソース領域とドレインコンタクト領域との間に、上記ドレインコンタクト領域に接する第2導電型の延長ドレイン領域を設け、この延長ドレイン領域内に延

となる。P型領域10を形成するには、まず延長 ドレイン領域11を、半導体基板15へのイオン 注入、不純物ドープ、拡散で形成した後、P型領 域10の不純物をドープするため延長ドレイン領 域11にポロンをイオン往入し、若干の熱処理を おこなった後、半導体基板15の表面を熱酸化す る。このことでシリコン酸化腺8とシリコン間の ボロンの偏析係数が異なることから、基板15表 面のボロン濃度が低下しN型となり、P型領域は 型延長ドレイン領域11中に埋め込まれた構造と なる。このP型領域10をドレイン領域11と逆 パイアスすることで延長ドレイン領域11と半導 体基板15間、及び上記延長ドレイン領域11中 のP型領域10と延長ドレイン領域11間に空乏 層が広がる。したがって従来構造の場合とちかっ て、延長ドレイン領域11の濃度を高くしても、 延長ドレイン領域11を空乏化できる。したかっ てドレイン-ソース間オン抵抗を従来構造の MOSFETよりも小さくすることができる。こ のことで従来構造のMOSFETと比較して単位 長ドレイン領域と逆バイアスされた第1 導電型領域を設け、延長ドレイン領域とソース領域間の半導体基板表面をチャネル領域とし、このチャネル領域上にゲート酸化膜を介してゲート電極を設けた製造としている。

作 用

このような本発明の構造をとることで高耐圧を 実現しつつ、ドレイン・ソース間オン抵抗を大幅 に低下することかできる。

実 施 例

第1図に本発明の半導体装置の一実施例における
NチャネルMOSFETの断面を示す。延長ドレイン領域11の表面濃度は約1×10^{16 cm-3}とし、このP型領域11内にP型領域10を形成し、このP型領域10の濃度は5×10^{16 cm-3}以上とした。半導体基板15の濃度は3×10^{14 cm-3}とし、半導体基板15の表面のシートでは多結晶シリコン膜を使用した。ゲート酸化度7下に位置するシリコン酸化腹がゲート酸化度

面積当りのドレイン-ソース間オン抵抗は1/5~ 1/6にできた。

発明の効果

以上のように本発明によれば、高耐圧模型 MOSFETのチップサイズを縮小することがで きる。


4、図面の簡単な説明

第1図は本発明の一実施例におけるNチャネル MOSFETの断面図、第2図は従来の高耐圧機 型MOSFETの断面図である。

1 ……ドレイン 端子、 2 ……延長ドレイン中P型領域電極端子、 3 ……ゲート電子、 4 ……ソース端子、 5 ……ドレイン電極、 6 ……ソース電極、 7 ……ゲート電極、 8 ……シリコン酸化膜、 9 ……ドレインコンタクト領域、 1 0 ……延長ドレイン領域、 1 2 ……延長ドレイン領域、 1 2 ……基板コンタクト領域、 1 5 ……半導体基板。

代理人の氏名 弁理士 小鍛冶 明ほか2名

特別平4-107877(3)



T. Land